もっと詳しく

インテルは、「Supercomputing 2021」において、今後発売されるSapphire Rapidsプロセッサに最大64GBのHBM2eメモリを搭載することを発表するとともに、Sapphire RapidsとPonte Vecchioの両方を搭載したOEMシステムの市場投入に向けて、幅広いパートナーが取り組んでおり、プラットフォーム側の開発が活発化していることを指摘しました。また、Ponte Vecchio GPUには408MBのL2キャッシュとHBM2eメモリが搭載されており、2エクサフロップのスーパーコンピュータ「Aurora」には、54,000個のPonte Vecchio GPUと18,000個のSapphire Rapidsプロセッサが搭載される予定であることも明らかにしました。

インテルはすでに、一部のモデルにオンパッケージのHBMメモリが搭載されることなど、Sapphire Rapidsプラットフォームの大まかな概要を発表していましたが、詳細は明らかにしていませんでした。今日のニュースでは、ついに、チップが最大64GBのHBM2eをサポートすることを明らかにしました。HBM2eは、1スタックあたり最大410GB/sの帯域幅を持つメモリで、4つのパッケージに分散して搭載されます。つまり、理論上のピーク時には最大1.6TBpsのスループットが得られることになります。

8個の16Gbダイ（8-Hi）で構成される各HBM2Eパッケージは、クワッドタイルのSapphire Rapidチップの1つのダイに接続されます。このメモリはオンパッケージで、ヒートスプレッダの下に設置されます。

HBM2 / HBM2E (Current) HBM HBM3 (Upcoming)
Max Pin Transfer Rate 3.2 Gbps 1 Gbps 3.1 Gbps
Max Capacity 24GB 4GB 64GB
Max Bandwidth 410 GBps 128 GBps ~800 GBps

Sapphire Rapidsには、Intel 7プロセスにエッチングされたGolden Coveアーキテクチャが搭載されます。さらに、このチップは、トレーニングや推論のワークロードにおけるパフォーマンスを向上させるために、Intel Advanced Matrix eXtensions（AMX）もサポートしています。

インテルのSapphire Rapidsデータセンターチップは、最大64GBのHBM2eメモリ、8チャネルのDDR5、PCIe 5.0、OptaneメモリとCXL 1.1のサポートを備えており、メモリ容量の増加について異なるアプローチをとるAMDの近日発売予定のMilan-Xチップに対抗するための接続技術をフルに備えていることになります。

IntelはSapphire RapidsにHBM2eを採用していますが、AMDはハイブリッドボンディング技術を用いてL3容量を増やし、チップあたり最大768MBのL3キャッシュを提供することにしました。Sapphire Rapidsは、TSMCの5nmプロセスで製造されるAMDの近日発売予定のZen 4 96コアGenoaおよび128コアBergamoチップとも競合することになります。これらのチップは、DDR5、PCIe 5.0、およびCXLインターフェースをサポートしています。

インテルは、Sapphire Rapidsを標準製品の一部としてすべての顧客に提供するとしており、汎用サーバーの標準モデルと同じソケットに落とし込むことを主張します。HBMを搭載したモデルは、HBMを搭載していないモデルよりも少し遅れて市場に投入されますが、大まかな時期は同じです。

Sapphire Rapidsチップは、EMIB接続で相互に接続された4つのタイルとして提供されますが、システム上では1つのモノリシックダイとして表示されます。HBMを搭載したモデルは、DRAMを搭載しなくても機能しますし、両方のメモリを搭載することも可能です。また、SNC（Sub-Numa Clustering）を使用して、チップを4つの異なるNUMAノードに分割することもできます。

このプロセッサは、HBMメモリを3つの異なるモードで使用します。HBM-Only」、「Flat Mode」、「Cache Mode」です。「HBM-Only」モードでは、システム内にDRAMを一切使用せずにチップを機能させることができ、既存のソフトウェアも通常通りに動作させることができます。

システムにDDR5が搭載されている場合、ユーザーは「フラットモード」を選択することができます。これにより、DDR5とHBM2eの両方がシステムに表示され、各タイプのメモリがそれぞれのNUMAノードとして表示されます。これにより、既存のソフトウェアは、標準的なNUMAプログラミングアプローチを使用して、異なるメモリタイプに対応することができます。

「キャッシュモード」では、HBMをDDR5メモリのキャッシュとして使用します。これにより、HBMはソフトウェアに対して透過的になり、特定のコーディングを必要とせず、HBMのキャッシュはメモリコントローラによってダイレクトマップキャッシュとして管理されます。

また、Ponte Vecchio GPUは、デュアルスタックモデルの場合、最大408MBのL2キャッシュと64MBのL1キャッシュを搭載することも明らかにしました。さらに、HBM2eメモリも搭載されます。これらのアクセラレータは、54,000個のPonte Vecchio GPUと18,000個のSapphire Rapidsプロセッサを3対1の比率で組み合わせた、近日公開予定の2エクサフロップのAuroraシステムを強化します。

Ponte Vecchioカードには、PCIeとOAMの両方のフォームファクターがあり、前者には、複数のカードの間にセカンダリブリッジ（Nvidia SLIブリッジのようなもの）を介してXe Linkブリッジを行うオプションがあります。PCIeカードの製造にはサードパーティの協力を得ていますが、インテルブランドのソリューションとして提供されます。

また、インテルは、ポンテベッキオGPUを搭載したSapphire Rapidsシステムを一般的なサーバー市場に投入し、Atos、Dell、Lenovo、Supermicro、HPEなどの幅広いパートナーと協力して、発売時に適格なプラットフォームを提供します。

インテルはまた、EUがEuropean Processor InitiativeにおいてPonte VecchioのCPUをSiPearl社のRheaシステムオンチップ（SoC）に採用することを決定したことを話題にしています。このARMチップは、最大72個のArm Neoverse Zeusコアを搭載し、メッシュインターコネクトを採用しており、インテルがARM搭載システムに進出していることは重要な勝利です。

インテルは、Sapphire Rapidsベースのシステムで全力を尽くしているようです。ServeTheHomeが報じたように、OCPサミットでは、サムスン製のシステムや「Bodega Bay」と呼ばれる10U開発プラットフォームなど、複数のシステムが展示されました。